1000+ Câu hỏi trắc nghiệm kiến trúc máy tính

A. Dung lượng của ổ đĩa

B. Dung lượng và tốc độ của ổ đĩa

C. Thời gian ghi/đọc thông tin trên đĩa

D. Thời gian truy tìm các Sector

A. 32 KROM

B. 8 KROM

C. 16 KROM

D. 128 KROM

A. Các phép toán số học và logic với tốc độ nhanh và độ chính xác cao

B. Các phép toán số học với số dấu chấm động với tốc độ nhanh

C. Các phép toán lượng giác với độ chính xác cao

D. Các phép toán số học với số dấu chấm động, các phép tinh logarit và lượng giác

A. Địa chỉ vật lý = địa chỉ nền đoạn+Địa chỉ offset

B. Địa chỉ vật lý = địa chỉ đoạn*10002+Địa chỉ offset

C. Địa chỉ vật lý = địa chỉ đoạn*16h+Địa chỉ offset

D. Địa chỉ vật lý = địa chỉ đoạn*10+Địa chỉ offset

A. là địa chỉ vật lý của ô nhớ có địa chỉ vật lý cao nhất trong đoạn nhớ đó

B. là địa chỉ vật lý của ô nhớ có địa chỉ vật lý thấp nhất trong đoạn nhớ đó

C. được xác định bằng Địa chỉ đoạn*10

D. được xác định bằng Địa chỉ đoạn *10002

A. Là bộ nhớ chính trong máy tính

B. Có chức năng chứa các phần mềm hệ thống (hệ điều hành)

C. Có chức năng chứa dữ liệu của Chuong trình ứng dụng

D. Là viết tắt của cụm từ Random Access Memory

A. chuyển giá trị 2345 vào thanh ghi AX

B. chuyển giá trị trong ô nhớ DS:[2345h] vào AX

C. chuyển giá trị trong AX vào ô nhớ DS:[2345h]

D. chuyển giá trị trong ô nhớ SS:[2345h] vào AX

A. Lỗi vì không chuyển trực tiếp giá trị từ ô nhớ sang ô nhớ

B. Chuyển giá trị ô nhớ [72 h] vào ô nhớ [2345h].

C. Chuyển giá trị  ô nhớ [72 h] vào ô nhớ DS:[2345h].

D. Hoán đổi giá trị của 2 ô nhớ : 2345h và 72h

A. trỏ đến ô nhớ trong đoạn dữ liệu

B. trỏ đến ô nhớ trong đoạn dữ liệu đích

C. trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu

D. trỏ đến ô nhớ chứa xâu ký tự

A. SS:SP

B. CS:IP

C. BP:SP

D. DS:SI

A. tốc độ xử lý lệnh của CPU tăng lên 5 lần

B. tốc độ xử lý lênh của CPU còn phụ thuộc vào địa chỉ toán hạng

C. tốc độ xử lý lệnh của CPU chỉ tăng lên thực sự khi thực hiện ở cơ chế đơn nhiệm

D. tốc độ xử lý lệnh của CPUchỉ tăng lên thực sự khi thực hiện ở cơ chế đa nhiệm

A. tốc độ xử lý lệnh sẽ tăng lên 5 lần

B. trong một chu kỳ máy CPU thực hiện được 5 giai đoạn lệnh khác nhau của 5 lệnh

C. trong một chu kỳ máy CPU thực hiện được 5 giai đoạn  của 5 lệnh khác nhau

D. trong một chu kỳ máy CPU có thể thực hiện được tối đa 5 giai đoạn lệnh khác nhau của 5 lệnh

A. Tốc độ xử lý lệnh sẽ tăng lên 10 lần

B. Ttrong một chu kỳ máy CPU thực hiện được 5 giai đoạn  của 2 lệnh khác nhau

C. Trong một chu kỳ máy CPU có thể thực hiện được 2 giai đoạn lệnh giống nhau của nhau của 2 lệnh

D. Câu trả lời khác

A. CPU nạp toàn bộ các lệnh từ bộ nhớ rồi giải mã ,thực hiện

B. CPU nhập tuần tự các lệnh từ bộ nhớ, giải mã và thực hiện

C. Bộ nhớ chủ động gửi lệnh và dữ liệu liên quan cho CPU thực hiện

D. Các lệnh của chương trình đã được giải mã sẵn ở bộ nhớ, CPU chỉ việc nhập và thực hiện

A. Bộ nhớ trong

B. CPU

C. Bộ nhớ ngoài

D. Các thiết bị vào/ra dữ liệu

A. chỉ Bus dữ liệu là đủ

B. Bus dữ liệu để truyền dữ liệu và bus điều khiển để điều khiển việc truyền dữ liệu

C. Bus dữ liệu và bus địa chỉ

D. Cả bus dữ liệu bus điều khiển và bus địa chỉ

A. Hệ điều hành gán cho thiết bị

B. Người sử dụng gán cho thiết bị

C. Nhà sản xuất gán cho thiết bị

D. Trình điều khiển gán cho thiết bị

A. Chương trình kiểm tra hệ thống POST

B. Chương trình điều khiển các thiết bị chuẩn

C. Chương trình đọc cung khởi động

D. Chương trình quét ROM mở rộng

A. Bộ nhớ

B. Ổ đĩa cứng

C. Bản mạch chính  

D. Vi xử lý trung tâm

A. 24MB

B. 24KB

C. 242Bytes

D. 224 Bytes

A. Bộ nhớ RAM

B. ổ đĩa khởi động

C. Bộ nhớ ROM

D. Thiết bị CMOS

A. Địa chỉ của đoạn nhớ

B. Địa chỉ vật lý của ô nhớ nền đoạn

C. 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn

D. Địa chỉ logic của ô nhớ nền đoạn

A. Bộ nhớ

B. Bàn phím

C. Màn hình

D. Chuột

A. Thiết bị ngoại vi được kết nối với CPU thông qua thiết bị giao diện

B. Thiết bị giao diện nào thường cũng có 3 loại thanh ghi:dữ liệu, điều khiển, trạng thái

C. Thiết bị giao diện được thiết kế tuân theo 1 chuẩn nào đó

D. Sự có mặt của thiết bị giao diện là không cần thiết khi tốc độ làm việc của thiết bị ngoại vi ngang bằng với tốc độ làm việc của CPU

A. Truyền các tín hiệu địa chỉ từ bộ nhớ tới CPU

B. Truyền các tín hiệu địa chỉ từ CPU tới bộ nhớ và tới các thiết bị vào ra(1)

C. Dùng đề truyền các tín hiệu địa chỉ từ DMAC tới bộ nhớ, từ DMAC tới các thiết bị vào/ra(2)

D. Kết hợp (1) và (2)

A. Mật mã cho biết lệnh cần thực hiện nằm ở đâu trong bộ nhớ

B. Chuỗi số nhị phân chứa thông tin về các thao tác cần thiết để thực hiện lệnh

C. Chuỗi số nhị phân chỉ ra lệnh nằm ở đâu trong bộ nhớ

D. Là chuỗi số nhị phân do người lập trình gán cho câu lệnh

A. Số đường bus địa chỉ

B. Số đường bus dữ liệu

C. Các đường địa chỉ và đường dữ liệu

D. Số lượng đường địa chỉ và đường dữ liệu

A. Đưa nội dung của BX vào Ax

B. Đưa nội dung ô nhớ có địa chỉ logic nằm trong Bx vào Ax

C. Đưa nội dung ô nhớ có địa chỉ vật lý nằm trong Bx vào Ax

D. Đưa nội dung ô nhớ có địa chỉ đoạn nằm trong DS, địa chỉ offset nằm trong Bx vào Ax

A. Bảng LDT, GDT hoặc IDT

B. Chỉ nằm trong LDT

C. Chỉ nằm trong GDT

D. Nằm ở GDT và LDT

A. Các nhiệm vụ được thực hiện song song tại cùng một thời điểm

B. Các nhiệm vụ được thực hiện xen kẽ nhau

C. Các nhiệm vụ được thực hiện tuần tự, thực hiện xong nhiệm vụ này rồi chuyển sang thực hiện nhiệm vụ khác

D. CPU có thể thực hiện được nhiều nhiệm vụ

A. Làm tăng tốc độ thực hiện lệnh lên nhiều lần so với cách thực hiện tuần tự hết các giai đoạn của lệnh rồi mới chuyển sang lệnh khác (1)

B. Chỉ thực hiện được với vi xử lý intel pentium trở đi (2)

C. Cũng có trường hợp làm giảm tốc độ thực hiện lệnh (3)

D. Kết hợp (1) và (3)

A. Các lệnh được thực hiện song song bởi 2 CPU

B. Các lệnh được thực hiện đồng thời trên nhiều đường ống khác nhau

C. Trong bất kì trường hợp nào cũng thực hiện được song song các lệnh trên các đường ống

D. Chỉ có các lệnh có liên quan đến nhau mới có thể được thực hiện song song trên các đường ống

A. Ô nhớ trong đoạn mã lệnh

B. Ô nhớ trong đoạn dữ liệu

C. Ô nhớ trong đoạn mở rộng

D. Ô nhớ trong đoạn ngăn xếp

A. Thời gian để truy xuất dữ liệu từ bộ nhớ ROM ngắn hơn so với thời gian để truy xuất dữ liệu từ bộ nhớ RAM

B. Người lập trình có thể thay đổi nội dung bộ nhớ ROM qua chương trình

C. Không nhất thiết phải cần đến nguồn nuôi khi muốn đọc dữ liệu từ ROM

D. Tốc độ đọc dữ liệu từ bộ nhớ ROM chậm hơn so với tốc độ đọc dữ liệu từ bộ nhớ RAM

A. 4BCF0h

B. 3BCE0h

C. 3BCF0h

D. 3BDF0h

A. 3A5A9h

B. 3A609h

C. D59Ah

D. 3A59Ah

A. 4ACEh:1010h

B. 4ACEh:1100h

C. 4BCEh:0010h

D. 4 BCDh:0010h

A. Có địa chỉ vật lý liền kề

B. Có cùng địa chỉ vật lý

C. Thuộc 2 đoạn nhớ và có địa chỉ vật lý khác nhau

D. Có địa chỉ vật lý sai khác nhau 10h

A. DI tăng lên 1 sau mỗi lần lặp

B. DI và SI giảm đi 1 sau mỗi lần lặp

C. SI tăng lên 1 sau mỗi lần lặp

D. DI và SI tăng lên 1sau mỗi lần lặp

A. DI và SI tăng lên 1sau mỗi lần lặp

B. DI và SI giảm đi 1 sau mỗi lần lặp

C. SI giảm đi 1 sau mỗi lần lặp

D. DI giảm đi 1 sau mỗi lần lặp

A. CF

B. AF

C. SF

D. ZF

A. Thanh ghi CX=000Ah

B. Thanh ghi CX=10h

C. Byte cao của thanh ghi CX bằng 0000 1010b

D. Byte thấp của thanh ghi CX bằng 00001010b

A. 00000011000000012

B. 0011000000012

C. 11000000012

D. Giá trị khác với các giá trị đã nêu trên

A. 006000h

B. 891000h

C. 910000h

D. 789100h

A. a:= x + 10; b:=a + 10; (1)

B. a:= x + 10; b:=x + 20; (2)

C. b:= x + 20; a:=b -10;   (3)

D. Cả (1) (2) (3) đều không thể thực hiện được theo kỹ thuật song song mức lệnh

A. Bộ nhớ(ROM,RAM)

B. CPU

C. Thiết bị nhập dữ liệu

D. ROM

A. 1234

B. 1234h

C. 0C0Dh

D. 0D0Ch

A. Phép cộng AH và AL

B. Phép cộng BH và DL

C. Phép cộng CX và AL

D. Phép cộng CX và AX

A. Bộ nhớ bán dẫn tĩnh

B. Bộ nhớ bán dẫn động

C. Bộ nhớ Cache

D. Bộ nhớ bán dẫn

A. Số hiệu thẻ - bit cờ F – khối dữ liệu

B. Số thứ tự khối cache – bit cờ F – khối dữ liệu

C. Vị trí khối trong Cache – bit cờ F – khối dữ liệu

D. Khối dữ liệu – số thứ tự khối cache - Vị trí khối trong Cache